1. 引言
　　越来越多的高速计算机和通信系统开始采用高速串行总线在芯片间，背板间和系统设备间传送高速数据。在数据传输过程中，任何微小的高速时钟和数据抖动都会对整个系统产生巨大的影响，在这种情况下，抖动已经成为设计高速数字系统成败的关键。最典型的应用是传统的33M PCI 并行总线正在被采用高速串行技术的PCI-Express 取代，它的最新标准支持的数据率已经到5Gb/s，一个UI 的宽度仅200ps，任何微小的抖动都会导致数据传输错误。从当前各种高速串行总线和数据链路的定时余量规范中表明，在数字系统中严格地控制抖动是必须的。只有全面有效的测试和分析抖动，其根本原因才能被隔离，从而针对引起系统抖动的原因来减少抖动，提高系统性能和稳定性。象PCI-Express、FBD、InfiniBand、SerialATA 和DVI 等高速总线都对于时钟，数据抖动有明确要求。本文针对示波器进行的实时抖动测试方法，探讨了影响抖动测试结果的关键因素。

2. 典型的抖动测试方法
　　为成功地设计高速数字系统，不仅需要理解什么是抖动，计算抖动的大小，还需要对不同的抖动分量进行隔离和分解，分析造成抖动的原因，进而避免在高速系统中出现抖动造成的系
统故障。在了解抖动测试前，明智选择合适的抖动测试工具和方法成为整个抖动测试工作的第一步。目前有几种抖动测试工具可供选择，误码仪(BERT)直接测试系统的误码率，但是价位昂贵，功能单一，并不适合设计人员和调试人员；采用时间间隔分析仪测试抖动也存在功能单一，抖动分析能力不足的限制。高性能数字示波器配备高速采集内存成为最流行的抖动测试工具。
　　对于数字示波器而言，典型的抖动测试方法主要有2 种：
1) 采用数字存储示波器的等效采样模式或直接使用采样示波器，通过直方图统计测量累计定时抖动。等效采样的缺点是无法消除示波器自身的触发抖动对测试结果的影响，并且由于它采用的是多次触发，多次采集，累计显示的工作方式，对于电路设计和调试而言受到较多的限制，无法进行深层的抖动分析。另一个限制是该方法抖动测试参数有限，例如不能测试周期间抖动。
2) 更为流行的方法是采用数字存储示波器的实时捕获模式，单次触发，连续采集大量数据，配合相应的抖动测试软件进行抖动测试。当通过实时采集模式时，由于示波器工作在单次触发模式，连续实时采集所有信号，所以它不受仪器多次触发带来的触发抖动影响。并且它可以通过复杂的抖动分析和抖动分解得到每一个抖动分量，帮助设计和测试人员分析抖动产生的原因，甚至通过抖动分解估算系统的误码率。例如，在美国国家信息标准委员会(INCITS)下属的T11.2 组织在有关抖动和信号完整性方法论(MJSQ)中，推荐泰克实时示波器配合TDSJIT3 抖动分析软件进行抖动测试和分析。图1 是TDSJIT3 实时抖动测试结果。